Honba za výkonom, kapacitou a nízkymi nákladmi. Asi tak sa dá charakterizovať súboj vývojárov pamäťových čipov. Ktoré spoločnosti v súčasnosti najviac ťahajú vývoj dopredu a kam sa uberá? Čakajú nás v budúcnosti v tejto oblasti veľké zmeny?
Operačná pamäť je nevyhnutným prvkom súčasných počítačov, pričom je jedno, či ide o notebooky, desktopy, smartfóny alebo tablety. Vo svojich útrobách ju má skrátka každé takéto zariadenie. Podobne ako v prípade CPU, SSD či HDD, aj vývoj DRAM čipov je miestom tvrdého konkurenčného boja, kde sa jednotlivé spoločnosti snažia presadiť. Postupom času sa na trhu vykryštalizovalo len niekoľko najvýznamnejších výrobcov, čo je často videný jav aj v iných oblastiach hardvéru. Kým na začiatku vývoja a rozmachu danej oblasti okupujú trh desiatky spoločností, postupne si nezvládajú konkurovať a stávajú sa korisťou pre odkúpenie. Ešte pred dvoma rokmi sme mohli na trhu DRAM čipov vidieť štyroch významných výrobcov, ktorí svojimi produktmi zásobovali celý svet. Išlo o juhokórejský Samsung, japonskú Elpidu, americký Micron a juhokórejský SK Hynix. V roku 2012 však japonská Elpida zbankrotovala a jej továrne a vývojový tím odkúpila v roku 2013 spoločnosť Micron. Rok 2012 si používatelia zrejme pamätajú v súvislosti s veľmi nízkymi cenami modulov operačnej pamäte a radostných upgradov notebookov a desktopov. Moduly s kapacitou 8 GB sa totiž dali zakúpiť za 31 eur a 16 GB za 68 eur. To bol dôsledok vypuknutia cenovej vojny, na konci ktorej stál bankrot Elpidy. Následne prišlo rapídne zdražovanie a vo výsledku ceny operačných pamätí stúpli o viac ako 100 %. Na Vianoce 2013 sme si teda za 68 eur mohli zakúpiť už len 8 GB, namiesto 16 GB. Situácia sa zlepšuje len veľmi mierne a dnes si 8 GB moduly môžeme kúpiť stále za ceny okolo 60 eur.
Podiel jednotlivých spoločností na celosvetovej výrobe DRAM čipov
Na grafe si môžete všimnúť, že v roku 2014 už trh s výrobou DRAM patril prakticky len trom výrobcom a táto situácia pokračuje nezmenená dodnes. Samsungu patrí 41,4 % podiel, SK Hynix 27,7 % a Micronu 24 %. To je spolu 93,1 % trhu. O zostávajúcich necelých 7 % sa delia ostatní výrobcovia, kde za spomenutie stojí hlavne taiwanská Nanya s 3,1 % podielom, ďalej čínsky Winbond s 1,3 % a taiwanský Powerchip s 0,8 %. Dopyt po operačných pamätiach pritom nikdy nebol väčší ako dnes. Ak totiž zrátame smartfóny, tablety, notebooky a desktopy, dostaneme sa na číslo 1,81 miliardy zariadení (predané v priebehu roku 2014), pričom každé z nich potrebuje minimálne jeden a obvykle viac výkonných DRAM čipov. V súčasnosti teda svetové fabriky chrlia dovedna už viac ako jednu miliardu DRAM čipov každý mesiac. Tieto čipy osadzujú do svojich zariadení výrobcovia jednotlivých smartfónov (Samsung je teda tým jediným, ktorý osadzuje svoje vlastné), tabletov a takisto ich osadzujú do svojich produktov výrobcovia pamäťových modulov (napríklad Kingston, Apacer, Corsair, G.Skill), ktoré sú používané v notebookoch a desktopoch.
20 nm výroba naberá obrátky, blíži sa 16 nm
Stavba fabrík na výrobu na najmodernejších výrobných procesoch je nesmierne finančne náročná a v súčasnosti si ich môžu dovoliť už len tie najväčšie spoločnosti. Vzhľadom na stále narastajúci počet zariadení s DRAM čipmi je pritom rozširovanie výrobných kapacít nevyhnutné. To môže v nasledujúcich piatich rokoch viesť k tomu, že trh s výrobcami sa ešte viac zúži. Samsung momentálne začal svoje budúce kapacity posilňovať stavbou novej multifunkčnej polovodičovej fabriky v meste Pchjongtchek, južne od Soulu. Fabrika bude vo výsledku stáť 14,3 miliardy dolárov a prvé čipy by mala začať produkovať na začiatku roku 2017. Ďalších 9 miliárd Samsung zároveň investuje do modernizácie i rozšírenia existujúcich fabrík. Rozhodne teda nejde o piesoček, na ktorom by ľahko mohli získavať podiel malí hráči. Tak ako v prípade CPU, GPU či NAND flash čipov pre SSD, aj výroba DRAM čipov je stále neprestajnou honbou za nižším výrobným procesom, ktorý v základe umožňuje produkciu väčšieho množstva pamäťových buniek pri rovnakom objeme čipu na waferi. Pri prechode na nižší výrobný proces však obvykle výrazne klesne vyťaženosť, čo značí, že na waferi je väčšie množstvo chybných čipov ako na waferi, na ktorom sa vyrábajú čipy väčším, ale zato už vyladeným výrobným procesom. Dostať sa na pôvodnú vyťaženosť pritom môže trvať mnoho mesiacov usilovného ladenia a vylepšovania procesov a zariadení. Výrobcovia teda čelia neľahkej úlohe. Potrebujú prejsť na nový výrobný proces čo najskôr, aby nezaostali a neboli v konkurenčnej nevýhode, ale zároveň musia vyrábať aj dosť čipov, aby uspokojili neustále väčší dopyt a nestrácali tak podiel na trhu.
SK Hynix buduje svoju novú fabriku M14 v meste Icheon, na juhovýchod od Soulu. Do prevádzky má vstúpiť koncom tohto roku. Žiaľ, pri jej stavbe dochádza k problémom a koncom apríla prišlo k tento rok už druhému vážnemu úniku dusíka, pri ktorom zahynuli traja pracovníci (pri prvom incidente v marci došlo k zraneniu 13 ľudí). V priebehu tohto roku SK Hynix investuje do zvýšenia výroby a zlepšených procesov 5,3 miliardy dolárov, čo je vôbec najväčšia investícia v histórii tejto firmy (potom, ako v minulom roku investovala takisto svojich rekordných 4,4 miliardy). Veľké investície sú okrem iného súčasťou útoku na americký Micron (ktorému výrazne narástol podiel v dôsledku absorbovania japonskej Elpidy), v snahe udržať si druhú pozíciu na poli výrobcov DRAM čipov. Obaja výrobcovia sú pritom, podobne ako Samsung, veľmi aktívni aj na poli NAND flash čipov pre SSD, pričom patria do silnej šestky svetových výrobcov ovládajúcej celý tento trh (ďalší traja sú Intel, Toshiba a SanDisk)
Na trhu s DRAM čipmi sme aktuálne svedkami migrácie z výrobných procesov 30 a 25 nanometrov na 20 nm proces. Deje sa to nielen pri DDR variantoch DRAM pre klasické počítače, ale aj z nich odvodených mobilných LPDDR s nižšími frekvenciami (výsledkom je nižší výkon, ale aj spotreba) a takisto GDDR pamätí, určených pre grafické karty, ktoré sú špeciálne upravené na rýchlu prácu s pre nich relevantnými dátami. Pokiaľ sa o vývoj polovodičov aspoň trochu zaujímate, zrejme máte základnú predstavu o zmenšovaní výrobných procesov a vnímate to zrejme najviac v súvislosti s vývojom CPU. Viete teda, že napríklad Intel Core s mikroarchitektúrou Ivy Bridge bol vyrábaný 22 nm výrobným procesom, zatiaľ čo nový Broadwell a blížiaci sa Skylake už 14 nm. Výroba procesorov a DRAM je však vzájomne veľmi odlišná a v žiadnom prípade to neznamená, že ak vaša fabrika vyrába CPU na 14 nm výrobnom procese, linku môžete zároveň použiť na výrobu DRAM čipov. Vývoj prebieha samostatne, čo platí aj pre vývoj NAND flash pamätí pre SSD, ktoré sú z hľadiska konceptu a zložitosti výroby menej problematické ako DRAM. NAND Flash prešiel na 20 nm proces už v roku 2012 a na prelome rokov 2013 a 2014 ho nahradil 16 nm proces. V súčasnosti je už blízko 10/12 nm výroba, ktorá však súperí s vertikálnym konceptom budovania buniek, ktorý je na vyššom výrobnom procese a zvyšuje svoju hustotu použitím viacerých radov.
Nové koncepty pamätí WIO2, HBM a HMC posunú výkon o kus dopredu, treba však aspoň zo začiatku počítať s vyššou cenou
Lídrom v zavedení nového výrobného procesu DRAM je aktuálne Samsung, ktorý maloobjemovú výrobu na 20 nm spustil už v marci minulého roku a do masovej produkcie prešiel na konci roku 2014. Vtedy svoju prvú maloobjemovú 20 nm výrobu zároveň spustili SK Hynix a Micron, čo vlastne znamenalo zhruba polročné oneskorenie. Keďže samotná 20 nm výroba je napríklad pri 4 GB čipoch DDR3 DRAM o viac ako 30 % efektívnejšia než 25 či 29 nm výrobný proces (z hľadiska hustoty buniek a obsadenia waferu), je skoré zavedenie procesu zvyčajne poriadnou výhodou. Samsung danú výhodu využíval najmä v rámci čipov pre DDR3 moduly do notebookov a desktopov. SK Hynix si však bol schopný udržať relatívne dobrú konkurencieschopnosť, vďaka výraznému zlepšeniu vyťaženosti 25 nm výrobného procesu v priebehu druhej polovice minulého roku. Masovú výrobu DRAM na 20 nm výrobnom procese by mal SK Hynix aj Micron spustiť v priebehu druhej polovice tohto roku, teda už čo nevidieť. V tomto čase však už Samsung s 20 nm výrobou bude pokrývať 50 % svojej výrobnej kapacity DRAM, takže polročné oneskorenie zostáva v platnosti. Na väčšinovú produkciu sa s týmto procesom dostanú jeho konkurenti až v prvej polovici budúceho roku. Súboj sa pri tom posúva znova o krok ďalej, pričom sa v dohľadnej dobe dočkáme prvej maloobjemovej výroby DRAM na 16 nm výrobnom procese. Samsung by to možno mohol stihnúť ešte v druhej polovici tohto roku, zatiaľ čo konkurencia v prvej polovici 2016.
Prechod na nižšie procesy je podobne ako v prípade CPU a NAND flash veľmi problematický a vývojári so strašiakmi z nanometrovej škatuľky zápasia čoraz viac. Zatiaľ čo vývojári procesorov bojujú s únikmi prúdu z dôvodu stále menších hradiel tranzistorov, vývojári NAND flash čelia nočnej more stále bližšie natlačených pamäťových buniek, ktoré sa vzájomne začínajú čoraz viac ovplyvňovať. Kým výrobcovia procesorov prešli na FinFET riešenie, pri ktorom hradlo obopína kanál medzi elektródami tranzistoru z dvoch strán a v budúcnosti (pod 10 nm) zrejme použijú GAAFET riešenie s kompletným omotaním kanálu hradlom, výrobcovia NAND flash našli schodnú cestu budovaním vertikálnych štruktúr (označované ako V-NAND alebo 3D NAND). O nič ľahšiu hlavu nemajú ani vývojári DRAM. Každý krok smerom dole je ťažší ako ten predošlý a náklady na vývoj neutešene narastajú. V každom z týchto troch významných odborov pritom môže nastať situácia, že prekonanie problémov nižšieho výrobného procesu môže byť jedného dňa finančne a technologicky náročnejšie, než výsledný zisk. Čoraz viac sa totiž blížime ku dnu reprezentovanému veľkosťou samotných atómov, čo je z hľadiska priameho zmenšovania výrobného procesu konečná hranica, na ktorú zrejme definitívne narazíme v budúcom desaťročí. V prípade zmenšovania výrobného procesu DRAM sa v súčasnosti najväčšie problémy týkajú obnovovacej frekvencie (refresh) a variabilného času držania dát (VRT). Ako iste viete, DRAM je mimoriadne rýchly druh pamäte (značne rýchlejší než NAND flash), ktorý však pre udržanie dát potrebuje neustále elektrické napájanie. Toto napájanie je využité na opakované nabíjanie kondenzátorov pamäťových buniek, ktoré držia dáta. Ak dôjde k výpadku napájania, kondenzátory sa vybijú a dáta stratia behom niekoľkých stoviek milisekúnd až sekúnd (v prípade podchladenia čipov). So zmenšovaním buniek tvorených kondenzátormi a tranzistormi je nutné obnovovaciu frekvenciu stále zvyšovať, čo predstavuje čoraz väčší problém. To je pri tom naviazané na problém číslo dva v podobe VRT (Variable Retention Time). Stále menšie bunky začínajú mať pod vplyvom kvantových javov náhodný čas samovoľného vybitia. Kým niekedy je to napríklad 500 nanosekúnd, inokedy len 50 nanosekúnd či ešte menej a táto hodnota sa mení náhodne. Je čoraz ťažšie určovať, aký čas obnovenia všetkých pamäťových buniek je vlastne potrebný a dochádza ku chybám. V budúcnosti (10 nm a menej) výrobcovia možno budú riešiť tieto problémy integráciou samostatného radiča rovno do DRAM pamäte (dnes je radič v procesore a predtým sa umiestňoval do severného mostíka základnej dosky), čo trochu pripomína HDD a SSD, ktoré majú vlastné radiče. Tie sa interne starajú o chyby v pamäťových bunkách/regiónoch daného zariadenia.
Zabudnite na DDR5, prichádza WideIO2 a HMC
V súčasných notebookoch, desktopoch a takisto smartfónoch a tabletoch sa stretneme v rámci operačnej pamäte so synchrónnymi DRAM čipmi (SDRAM). Konkrétne s ich vylepšením podporujúcim tzv. dvojité pumpovanie, pri ktorom sa odosielajú dáta dvakrát v rámci jedného hodinového signálu (taktu). To sa označuje ako Double Data Rate a ide teda o DDR SDRAM. Prvá generácia DDR sa používala od roku 2000 a v rokoch 2005 až 2006 bola nahradená druhou generáciou v podobe DDR2 (štart predaja v roku 2003). Aktuálne najviac používaná tretia generácia DDR3 SDRAM sa stala „mainstreamom“ v rokoch 2009 a 2010 (štart predaja v roku 2007), pričom je čoraz viac nahradzovaná novou generáciou DDR4, ktorá prevezme štafetu ako najpoužívanejšie riešenie zrejme v budúcom roku. Od týchto čipov sú nepriamo odvodzované aj mobilné verzie DDR SDRAM, ktoré majú predponu LP (Low Power). Ide síce o čipy so zníženými energetickými nárokmi, výsledkom čoho je ale nižšia frekvencia a nižší výkon. Na druhú stranu však majú menšie rozmery, nižšiu spotrebu a produkciu tepla, čo je v mobilnej sfére dôležitejšie. V súčasnosti sa na tomto trhu stretneme hlavne s treťou a štvrtou generáciou v podobe LPDDR3 a LPDDR4.
Hybrid Memory Cube (HMC), je horúcim kandidátom na náhradu DDR modulov vo veľmi výkonných počítačoch
Nesmierne zaujímavé je však to, že aj keď DDR4 a LPDDR4 sú na trhu už „dávno“, stále nepočujeme o ich nasledovníkovi v podobe DDR5 (nezamieňať s GDDR5, čo je grafická DRAM odvodená z DDR3 SDRAM, ku ktorej sa ešte dostaneme). Ako je to ale možné, keď združenie JEDEC, zodpovedné za pamäťové štandardy, začalo na nástupcovi DDR3 (ktorým je DDR4) pracovať už v roku 2005, teda dva roky pred dokončením a zavedením samotných DDR3? Prečo už dávno nie je vo fáze vývoja štandard DDR5? Odpoveď je taká, že základný koncept DDR sa blíži k svojmu stropu. DDR4 a LPDDR4 sú síce oproti DDR3 a LPDDR3 krokom vpred, nie však príliš veľkým. Frekvencie sa síce zvýšili a energetické nároky znížili, avšak koncept ako taký, ktorý je vylepšovaný takmer 20 rokov, už mnoho priestoru na inovácie neponúka. Je to preto, že zmenšovanie výrobného procesu už nie je také jednoduché ako predtým. Odvetvie operačných pamätí sa teda chystá v nadchádzajúcich rokoch na najväčšiu zmenu za posledné dve dekády.
Aký teda bude ďalší krok? Základný koncept DDR vyzvú na súboj dva nové prístupy k DRAM technológii, ktoré sú v súčasnosti horlivo vyvíjané. V mobilnej sfére je vidieť snahu o prekonanie výkonu klasickej DDR4, pri zachovaní nízkej spotreby na úrovni LPDDR riešení. V oblasti výkonných počítačov sa snaha sústreďuje hlavne na výrazné výkonové prekonanie DDR4, pričom spotreba nie je až taký pálčivý parameter. V oboch prípadoch cesta vedie cez použitie nového prístupu založeného na architektúre TSV (Through Silicon Via). Pri nej sa na seba vrství niekoľko relatívne samostatných DRAM čipov, ktoré sú vertikálne pretkané zdieľanými spojmi naprieč celou vrstvou kremíka. Čipy sa tak správajú ako jeden celok. V rámci mobilnej sféry ide o poskytnutie čo najväčšieho dátového toku pri čo možno najmenšej spotrebe energie. Toto riešenie vyvíja v spolupráci s inými spoločnosťami najmä Samsung. Ide o štandard WideIO2, tiež označovaný ako WIO2 DRAM alebo Wide I/O 2 (široký vstup/výstup verzie 2). Ide o vývojovo už druhú generáciu WIO DRAM architektúry (prvá sa na trh nikdy nedostala), ktorá môže potenciálne v budúcnosti poskytnúť priepustnosť až 68 GB/s (na porovnanie, vysoko taktované DDR4-3200 čipy poskytujú priepustnosť 25,6 GB/s). WIO2 je špeciálne navrhované tak, aby DRAM čipy mohli byť osadzované priamo nad hlavným SOC smartfónu a boli s ním tak priamo prepojené. Niektorí výrobcovia takéto zapojenie používajú už dnes, v rámci PoP, teda „package on package“ pripojenia (čo ste mohli vidieť v našom videu pitvy smartfónu Sony Xperia Z3), avšak WideIO2 ide o značný kus ďalej. Čipy WIO2 DRAM používajú nižšiu frekvenciu na znižovanie spotreby a odpadového tepla, ale vďaka veľkému množstvu vstupno-výstupných pinov (I/O), vedúcich zo všetkých vrstiev, dôjde k vytvoreniu až 1024-bitovej zbernice. Vertikálne spojenia čipov minimalizujú dĺžku jednotlivých prepojení a zároveň pomáhajú zmenšovať plošnú veľkosť základnej dosky. Nevýhodou je problematickejšie odvádzanie tepla, pretože teplo produkované SOC, v ktorom sú procesorové a grafické jadrá, prechádza cez DRAM, ktoré je nad ním (aj to je dôvod, prečo musí byť frekvencia pamäte držaná na nízkych hladinách). Niekoľko zariadení s WIO2 pamäťou sa objaví zrejme v druhej polovici tohto roku a takisto aj v tom nasledujúcom, ale širokej adopcie, ktorá plne nahradí LPDDR4, sa možno dočká až nasledujúca verzia v podobe WIO3.
Takto vyzerá v realite prototyp „pamäťovej kocky“ HMC od spoločnosti Micron
A ako to bude s náhradou DDR4 na notebookoch, desktopoch a serveroch? V tomto smere sa angažuje najmä DRAM výrobca Micron, ktorý v spolupráci s Intelom (tieto dve spoločnosti spolupracujú aj na svojich NAND flash pamätiach pre SSD) vyvíja nového reprezentanta sériovej pamäte známeho pod skratkou HMC. Ide o Hybrid Memory Cube, teda doslova hybridnú pamäťovú kocku (pozri obrázok). Tá podobne ako WIO2 riešenie pozostáva z na seba navrstvených DRAM čipov (4 alebo 8 kusov), ktoré sú vzájomne vertikálne pretkané TSV spojmi. Vrstvenie čipov sa v tomto prípade nerobí preto, aby výsledný komponent bol malý len z hľadiska dizajnu a mal malú spotrebu. Ide o účelové riešenie z hľadiska získania výkonu. Ak chcete výkon zvyšovať, potrebujete nielen zvyšovať frekvenciu čipov, ale ich aj umiestňovať čo možno najbližšie k sebe. Pokiaľ ich však umiestňujete plošne, je počet výsledných čipov značne limitovaný. Ak chcete vyššiu kapacitu, musí byť čipov čoraz viac, ak chcete aby bola práca veľmi rýchla, musia byť blízko k sebe a k procesoru. V zariadení tak nastáva konflikt, ktorý by ani nová „DDR5“ nevyriešila. Práve tu dobre vidieť, že DDR schéme skrátka došiel dych a je nutné ju nahradiť iným konceptom. Predstavte si, že chcete dať blízko k sebe osem hárkov papiera formátu A4. Ak budete hárky ukladať vedľa seba, môžete urobiť napríklad dve rady po štyroch kusoch, čo znamená, že prvý a posledný bude deliť viac ako pol metra. Ak ale všetky hárky uložíte na seba, žiadny papier nebude od ľubovoľného iného v rámci celej skupiny ďalej, než na milimeter. Hybrid Memory Cube, teda HMC, sa uberá práve týmto smerom a DRAM čipy vertikálne vrství cez TSV architektúru. Okrem zvýšenia rýchlosti vyplývajúcej z kratších prepojení, je cieľom vývoja aj vytvorenie architektúry, ktorá bude od základu navrhnutá pre viacjadrové procesory (v dobe prvých DDR boli obvyklé jednojadrové procesory s frekvenciou 600 MHz). V neposlednom rade je vidieť aj snahu o zjednodušenie dizajnu aktuálnych pamäťových modulov, pričom ide hlavne o zrušenie duplicitnosti ovládacej logiky. K doske (alebo do puzdra procesoru) sa skrátka pripojí len pamäťová „kocka“ pozostávajúca zo stĺpca navrstvených pamäťových čipov, ktorá bude obsahovať jedinú ovládaciu logiku obsluhujúcu všetky čipy pretkané TVS spojeniami. Okrem Micronu a Intelu na vývoji HMC spolupracujú aj ďalší softvéroví a hardvéroví velikáni v podobe Samsungu, Microsoftu, ARM a HP a takisto veľkí vývojári logických obvodov a hradlových polí v podobe spoločností Xilinx a Altera.
V najbližšej dobe, teda v tomto a budúcom roku, nás každopádne na notebookoch a desktopoch čaká plynulý prechod na pamäte DDR4 SDRAM, ktoré budú ako najbežnejšie riešenie používané pravdepodobne po celý zvyšok tejto dekády. Sú dobrým medzičlánkom medzi výkonom, cenou a takisto spotrebou a pre tieto zariadenia sa preto perfektne hodia. V tomto a v budúcom roku sa takisto bude rozširovať počet mobilných zariadení používajúcich ekvivalentnú mobilnú LPDDR4. Vrstvení nasledovníci preberú štafetu najpoužívanejšieho riešenia až po nich. HMC je značne komplikovanejší dizajn než WIO2, výsledkom čoho je vyššia energetická náročnosť a najmä cena. Na druhú stranu však bude HMC aj podstatne výkonnejšie a aktuálny koncept DDR pamätí nechá ďaleko za sebou. Potenciálne by mali byť tieto pamäte schopné poskytnúť prenosové rýchlosti 400 GB/s, čo samozrejme nebude prípad prvých zariadení. Prvá malosériová výroba HBC DRAM možno začne v roku 2016 a na trhu sa objaví v malom množstve v roku 2017. K masovému rozšíreniu však zrejme dôjde až o dva až tri roky neskôr, teda v dobe, kedy by aktuálne DDR4 moduly boli teoreticky nahradzované neexistujúcimi DDR5 riešeniami.
DRAM v prevedení HBM pre výkonné grafické karty
Kým éra WIO2 DRAM môže začať v rokoch 2016 a 2017 a HMC DRAM skôr po roku 2017, v inom odvetví TSV architektúra otvára dvere už dnes. Ide o oblasť výkonných herných grafických kariet. Pokiaľ používate zariadenie s integrovaným grafickým jadrom v procesore alebo staršej čipovej súprave, používa sa na ukladanie relevantných grafických dát klasická operačná pamäť. Výkonnejším grafickým kartám takéto riešenie nestačí, pretože je obvykle obmedzujúce nielen z hľadiska kapacity, ale aj rýchlosti a doby prístupu. Samostatné grafické karty si preto nesú vlastnú „operačnú pamäť“, reprezentovanú DRAM čipmi osadenými v blízkosti GPU. Tie sú od operačnej pamäte nezávislé a GPU ich používa len pre seba, takže sú pre jeho druh práce špeciálne upravené tak, aby dosahovali čo najvyšší výkon. Označujú sa ako GDDR, pričom v súčasnosti ide najmä o GDDR5.
HBM okrem vyššieho výkonu a menšej spotreby takisto výrazne zredukuje rozmery najvýkonnejších grafických kariet
Vývoj týmto smerom začal na začiatku 21. storočia, keď vtedajšia spoločnosť ATI, stojaca za kartami Radeon, koordinovala s vývojármi DRAM čipov ustanovenie štandardu grafickej verzie pamätí pod názvom GDDR3. Išlo o štandard založený na vtedy používaných DDR2 čipoch operačnej pamäte, s upravenými vlastnosťami hrajúcimi na notu práve náročným GPU čipom. Zmeny sa udiali hlavne z hľadiska dosahovania vyšších frekvencií a takisto schopnosti automaticky „spláchnuť“ všetky svoje dáta (ak niektoré dáta pri generovaní grafickej scény nie sú doručené včas, sú bezcenné, pretože scéna sa už obvykle zmenila a je nutné odosielať už iné). GDDR3 čipy sa na grafické karty ATI Radeon a NVIDIA GeForce začali osadzovať od roku 2004 a na úplne najlacnejších kartách sme sa s nimi mohli stretnúť dokonca ešte aj o 10 rokov neskôr (na čas sa dalo stretávať na lacných kartách aj s označením GDDR2, čo však bolo de facto zavádzanie, pretože nešlo o GDDR, ale o klasické DDR2 čipy so zvýšenými frekvenciami). Výkonnejšie karty prešli neskôr k používaniu GDDR4 (hlavne v rokoch 2006-2007) a neskôr GDDR5 (od roku 2008 až dodnes). Oba tieto štandardy sú založené na DRAM čipoch DDR3. Podobne ako klasické DRAM moduly pre DDR3 aj ich grafická podoba GDDR5 sa postupom rokov posúvala dopredu k vyšším kapacitám a rýchlostiam znižovaním výrobného procesu. Dnes je GDDR5 používaná prakticky na všetkých herných grafických kartách na trhu a takisto v herných konzolách PlayStation 4.
Už v roku 2012 sa začalo výrazne hovoriť o nástupcovi GDDR5, pričom začínalo byť jasné, že nejaké relatívne jednoduché odvodenie z DDR4 štandardu tým najvýkonnejším kartám skrátka v budúcnosti nebude stačiť. Vývojárske oddelenie Radeonov, tentoraz už vo vlastníctve AMD, sa tak podobne ako v troch predchádzajúcich prípadoch (GDDR3, 4, 5) podujalo na vedenie vývoja nového štandardu čipov, schopného dodávať obrovské množstvo dát veľmi rýchlo (grafické scény v 4K rozlíšení s detailnými textúrami). Ide o nové riešenie grafických DRAM pamätí, známe pod označením HBM. Je to vysokovýkonná širokopásmová pamäť (High Bandwidth Memory), ktorá zlepšenie svojich parametrov dosahuje vďaka navrstveniu DRAM čipov veľmi podobne, ako to robí chystané HMC (Hybrid Memory Cube) pod vedením Micronu. Kým Samsung vedie hlavne vývoj mobilného WIO2 riešenia, zrejme vás neprekvapí, že AMD spojilo pri vývoji grafických vrstvených DRAM čipov svoje sily s tým tretím výrobcom (svetovou DRAM dvojkou), ktorým je SK Hynix. Nejde pochopiteľne o nejaké uzavreté riešenie a štandard je navrhovaný v spolupráci so združením JEDEC a ďalšími výrobcami DRAM a takisto spoločnosťou Nvidia, ktorá bude čipy osadzovať na svoje budúce karty GeForce. Prvým zariadením, ktoré HBM pamäte bude používať, je nová high-endová karta AMD Radeon, ktorá sa aktuálne dostáva na trh.
Z hľadiska komplikovanosti prepojenia je HBM na tom podobne ako WideIO2. Na rozdiel od neho však používa výkonné DRAM čipy a bude teda drahšie a výkonnejšie, avšak nie také drahé a komplikované ako HMC, ktoré nahradí klasické DDR4 moduly operačnej pamäte. Rozdiely si môžete pozrieť na grafe, ktorý ukazuje pomer medzi výkonom a cenou a zároveň pomer medzi výkonom a spotrebou. Oproti GDDR5, ktoré vychádzajú z DDR3, poskytne HBM značný výkonnostný skok, ktorý vyplýva už z jej 1024-bitovej zbernice (oproti 32-bitovému rozhraniu jedného čipu GDDR5). Pamäťové čipy sa navyše presunú tesne ku GPU a stanú sa takmer jeho súčasťou, podobne ako sú súčasťou moderných procesorov radiče pamäte, integrované GPU jadrá a iné súčasti pôvodného severného mostíka. Problémom je, že výrobný proces CPU/GPU a DRAM je značne odlišný a nie je preto možné vykonať ho spoločne. Spojenie teda bude prebiehať na trochu inej úrovni, čo v prípade HBM rieši tzv. interposer. Ide o spoločnú „podložku“ alebo presnejšie medzikus, na ktorom GPU a HBM DRAM čipy sedia a sú vzájomne prepojené, pričom celá táto časť je spoločne osadená na dosku samotnej grafickej karty. Interposer, ktorý AMD použije na prvých Radeonoch s HBM pamäťami, je len 100 mikrometrov hrubý a výšku karty tak nijak neovplyvní. Ak by ste ho vzali do rúk samotný, pripomínal by papier.
Prepojenie HBM pamätí s GPU (prípadne s CPU či SOC) s pomocou interposera
Na obrázku môžete vidieť, ako TSV spojenia prechádzajú jednotlivými navrstvenými čipmi do spoločnej riadiacej logiky a odtiaľ vchádzajú do interposera, cez ktorý je HBM spojená s GPU a takisto s doskou grafickej karty. Takéto malé rozostupy umožňujú obrovské zvýšenie rýchlosti a priepustnosti dát. Prvé karty s HBM budú používať štvoricu DRAM čipov s kapacitou 256 MB. Jedna „veža“ HBM teda poskytne 1 GB grafickej pamäte, pričom GPU bude mať po svojich stranách štyri takéto vežičky (4 GB). Pri frekvencii 500 MHz a 1024-bitovej zbernici poskytne jedna „vežička“ dátový tok 128 GB/s, čo je oproti jednému 1750 MHz GDDR5 čipu s priepustnosťou 28 GB/s značný rozdiel. Pri 4 GB ide o prenosovú rýchlosť 512 GB/s, čo je vzhľadom na spoločný dátový tok GDDR5 na súčasných high-endových kartách (320 GB/s) v základe 60 % zlepšenie. Vežička HBM pritom vďaka svojmu zapojeniu a nižšej frekvencii vystačí s napätím 1,3 V namiesto 1,5 V pri GDDR5. Výsledkom bude teda veľké zvýšenie výkonu a pritom značné zníženie spotreby. Súčasné GDDR pamäte spotrebujú 1 W zhruba na 10 GB/s. S novými HBM 1W vystačí na 35 GB/s. Za väčšinou spotreby stojí pravdaže GPU a nie pamäť, takže zmenšenie spotreby samotnej karty nebude také výrazné. Okrem výkonu a zlepšenia spotreby bude automatickým dôsledkom použitia HBM aj to, že high-endové grafické karty prestanú dosahovať obrích dĺžok, začo obvykle mohlo práve veľké množstvo osadených GDDR5 čipov. Pri 4 GB zaberie HBM na nových Radeonoch plochu 49 cm2 (7 × 7 cm). Pri použití GDDR5 by išlo o 99 cm2.
HBM je každopádne vôbec prvým riešením z trojice nových zástupcov DRAM pamätí, ktoré sa dostane ku „masám“. Úvodzovky sú nutné, pretože tento a takisto budúci rok nájdeme HBM len na tých úplne high-endových modeloch kariet, pre ktoré sú súčasné GDDR5 riešenia už nedostačujúce. Pre strednú a nízku triedu herných kariet je zatiaľ GDDR5 viac ako dostatočné a nie je preto nutné osadzovať drahšie riešenia. S príchodom ďalších generácií kariet sa však výkon strednej triedy bude dostávať na hranice dnešného high-endu a HBM pamäte tak v nasledujúcich piatich rokoch budú používané na čoraz väčšom množstve grafických kariet. NVIDIA začne používať HBM zrejme na high-ende ďalšej generácie kariet GeForce v roku 2016, pričom by už mohlo ísť o druhú generáciu HBM (čo AMD urobí tiež na novej generácii Radeonov v roku 2016).
Nová generácia DRAM je skrátka tu a DDR, LPDDR aj GDDR začne v nasledujúcich rokoch spievať labutiu pieseň so svojou štvrtou generáciou (treťou v prípade GDDR5). Proces výmeny bude na všetkých frontoch (mobilná a nemobilná RAM pre CPU a grafické DRAM pre GPU) trvať niekoľko rokov, koniec je však zdá sa neodvratný. I keď ešte celkom isto prejde cez vaše ruky niekoľko nových generácií smartfónov a notebookov s DDR4 a LPDDR4 pamäťami, do konca desaťročia tento koncept dobojuje. Pripravte sa teda vzdať mu hold a zakývať mu na rozlúčku.
