Ako je na tom vývoj polovodičových pamätí dnes a kam sa uberá? Aké strasti vývojári dnes riešia a aké technológie môžeme očakávať v tejto oblasti v najbližších piatich rokoch? A kto v tejto oblasti dominuje a bude zrejme aj naďalej dominovať?
Potešujúci pokles ceny, ktorý poslal SSD s kapacitami okolo 240 GB pod hranicu 35 eur, sa definitívne podpísal na ich súčasnej trhovej dominancii v rámci primárnych používateľských úložísk. Varianty v dnes už nevyhovujúcej kapacite 120 GB sa potopili až k 20 eurám, zatiaľ čo vhodnejšie kapacity okolo 480/500 GB začínajú už na 55 eurách a 1 TB modely na 120 eurách.
V súčasnej ponuke našich najväčších e-shopov nájdete SSD disk v zruba 80 % notebookov. Väčšina naň vsádza výhradne, niektoré obsahujú do páru aj klasický HDD. Už len približne 20 % nových, na Slovensku predávaných modelov, obsahuje iba HDD s rotačnými platňami. V prípade desktopov je situácia podobná a dnes už zrejme nikto neskladá seriózny počítač, v ktorom by bol systémový disk iného typu, ako SSD. Pevné disky pravdaže nevymizli. Sú hlavným nosičom masívneho objemu serverových dát, či už v dátových centrách Googlu, Facebooku či akýchkoľvek iných firiem (v súčasnosti sa používajú HDD v kapacitách 4 až 14 TB). Zastávajú takisto rolu doplnkového veľkého dátového úložiska, či už interne alebo externe, napríklad v NAS. Z hľadiska fyzických pamätí, ktoré používatelia držia naozaj v ruke, však už polovodičové typy definitívne vládnu.
SÚČASNÍ SILNÍ HRÁČI VO VÝVOJI NAND FLASH
Jadrom technológie polovodičových úložísk je NAND flash, ktorý drží samotné dáta. Ide o špecifický typ tranzistorových pamätí, vyrábaných na kremíkových waferoch podobne ako procesory, grafické čipy a takisto operačné pamäte. Výsledkom sú pamäťové čipy, osádzané do koncových produktov, pričom v rámci notebookov a desktopov ide o SSD disky a takisto prenosné USB kľúče.
V mobilnej sfére sa NAND flash čipy používajú ako interné úložisko smartfónov a tabletov a takisto vo vnútri pamäťových microSD kariet. Spôsob a kvalita výroby určuje ich vlastnosti, pričom v USB kľúčoch a pamäťových kartách sa obvykle používajú tie lacnejšie a menej rýchle modely. V SSD a smartfónoch tie rýchlejšie a výkonnejšie.
Rozdelenie celosvetovej výroby NAND flash na konci roku 2018
Výrobu NAND flash čipov na vrcholovej úrovni v súčasnosti zvláda už len šesť výrobcov, pričom štyria z nich dokonca vytvorili z dôvodu komplexnosti vývoja a výroby dva kooperujúce páry. V základe teda rozpoznávame len štyri rôzne vývojové prístupy. Najsilnejšiu pozíciu má v tejto oblasti už dlhodobo juhokórejský Samsung, ktorému patrí 37 % trhu, pričom prvé husle pri výrobe NAND flash hrá už viac ako jednu dekádu. Svoje NAND flash konštrukcie si vyvíja a takisto vyrába sám.
Druhým najsilnejším hráčom je japonská Toshiba, z ktorej laboratórií NAND flash pôvodne vzišiel, i keď za dosť zvláštnych okolností (čomu sme sa podrobne venovali v článku Zatajené stvorenie pamätí flash: čudesný príbeh najpoužívanejšieho dátového úložiska). Aj keď je Toshiba dlhodobo druhým najsilnejším hráčom na trhu NAND flash, jej pozícia je za lídrom o polovicu slabšia a patrí jej zhruba 19 % trhu.
Tretím najsilnejším hráčom je americký SanDisk, respektíve jeho vlastník Western Digital (WD), ktorý ho v roku 2016 odkúpil za 19 miliárd dolárov, v snahe zlepšiť svoju pozíciu na poli úložísk. Patrí mu 15 % trhu. Táto trojica sa spolu stará o 71 % celej NAND flash výroby. O zvyšných 29 % sa delí juhokórejský SK Hynix (11 %) a americké firmy Micron (12 %) a Intel (6 %).
Fabrika NAND flash spoločnosti Micron /Foto: Micron/
A to je všetko. Nech už si kúpite akýkoľvek SSD disk, smartfón, tablet, pamäťovú kartu či USB kľúč, vo vnútri nájdete NAND flash čipy jedného z týchto šiestich výrobcov. Ako sme už spomenuli, niektoré firmy pritom na vývoji spolupracujú a ich čipy sú takmer identické. Kým Samsung a SK Hynix robia vývoj a výrobu samostatne, americké firmy Micron a Intel na výrobe a vývoji spolupracujú a takisto to robí aj pár v podobe japonskej Toshiby a amerického SanDisku (WD).
Nie je sa čomu čudovať. Vývoj stále lepších metód a takisto stavba masívnych produkčných liniek zásobujúcich celý svet nie je lacná záležitosť. Nároky pritom stále stúpajú. Samsung počíta na rok 2019 s nákladmi a investíciami do NAND flash na úrovni 9 miliárd dolárov (vývoj technológie a stavba fabrík a výrobných strojov). To je o 40 % viac, ako do NAND flash vložil v priebehu roku 2018 (6,4 miliardy dolárov).
SÚČASNÉ METÓDY ZLEPŠOVANIA A DEFINITÍVNE ZBOHOM ZMENŠOVANIU VÝROBNÉHO PROCESU
Ak vývoj NAND flash nejako prehnane nesledujete, zrejme bude pre vás prekvapením, že metóda zmenšovania výrobného procesu prestala byť v tomto odvetví schodná a zrejme nadobro skončila. Na svoju hranicu narazila pri 16/14 nm výrobnom procese v rokoch 2015 a 2016 a ďalej sa už skrátka nepohne (práve naopak urobila krok späť na 19 nm). Možno sa teraz pýtate, ako je to možné, keď pri výrobe CPU a GPU sa používajú aj 12 nm výrobné procesy a v tomto roku očakávame štart nábehu 7 nm výrobného procesu.
Kľúčom k pochopeniu je to, že historicky sa pri výrobe NAND flash používali dve metódy zvýšenia dátovej hustoty. Zmenšovanie výrobného procesu (tak ako v iných odvetviach polovodičov) a vývoj riešení viacstavových pamäťových buniek. V oboch hrá hlavnú rolu tranzistor. Cieľom znižovania veľkosti výrobného procesu je vyrobiť čo najmenšie tranzistory, aby sa ich na plochu čipu zmestilo čo najviac a fungovali čoraz lepšie. V prípade CPU a GPU ide o zvyšovanie výkonu a znižovanie spotreby, v prípade dátových úložísk zase o zväčšovanie objemu uložených dát.
Útok na stále menšie rozmery a tým lacnejšiu výrobu je nevyhnutný. Napríklad prechod z 25 nm procesu na 20 nm je zmenšenie o 20 %, čo znamená, že na kruhovom waferi s priemerom 300 mm môžete namiesto 371 čipov vytvoriť až 537 čipov. Ak váš konkurent prechádza na nižší výrobný proces, musíte ho nasledovať, pretože by vás zakrátko zadupal do zeme. Napríklad pri cene 3000 dolárov za wafer by ho totiž jeden čip stál približne 5 dolárov, zatiaľ čo vás až 8. Mohol by si teda dovoliť predávať rovnako veľké kapacity ako vy za nižšie ceny (čo je zriedkavé), alebo väčšie kapacity za rovnakú cenu (čo je naopak časté).
Schéma NAND flash tranzistora s klasickým plávajúcim hradlom a jeho dnes čoraz častejšie používaný variant s nábojovou pascou
Zmenšovať výrobný proces sa však nedá donekonečna. Každý krok o úroveň nižšie prináša nové technologické výzvy, ktoré je potrebné prekonať. To môže byť čoraz náročnejšie a v určitom momente pri zachovaní rovnakých princípov aj nemožné. Pri nižších rozmeroch totiž začínajú hrať hlavnú rolu rôzne fyzikálne javy, ktorých efekt bol na vyšších rozmeroch nepodstatný. Na ilustráciu si predstavte, ako sa v lete rozbehnete do rybníka, pričom zakrátko budete po pás vo vode. Pri bližšom pohľade na hladinu ale zistíte, že rôzny malý hmyz po nej dokáže kráčať. Nie je to preto, že by preň platili iné fyzikálne zákony, ale kvôli tomu, že pri jeho rozmeroch a váhe hrá napríklad povrchové napätie vodnej hladiny významnú rolu, zatiaľ čo pri vás nulovú. Podobné je to aj v prípade čoraz menších tranzistorov.
Na ilustračnom obrázku si môžete pozrieť zástup NAND flash tranzistorov s plávajúcim hradlom. Všimnite si, že každý sa skladá z horného riadiaceho hradla (šedá farba) a odizolovaného plávajúceho hradla (zelená farba). Pod nimi je kremíkový substrát, ktorým po zopnutí obvodu medzi dvoma elektródami tečie elektrický prúd. To, akú binárnu hodnotu tranzistory majú, určuje stav ich plávajúceho hradla. Ak je plávajúce hradlo plné (nabité), tranzistor reprezentuje stav 0, ak je hradlo prázdne (vybité), tranzistor má hodnotu 1. Plní teda funkciu pamäťovej bunky. Ak chcete počet tranzistorov zvýšiť bez toho, aby ste zvýšili obsadenú plochu, je potrebné ich jednotlivé prvky zmenšiť. Zmenší sa teda riadiace aj plávajúce hradlo a celé tranzistory sa natisnú bližšie k sebe.
/Foto: IBM Research/
Na to je potrebný pokrok v optickej litografii (fotolitografii), čo je proces, ktorý sa používa na vytvorenie čipov na kremíkovom waferi. Na wafer sa nanáša tenučká vrstva chemického fotorezistu, do ktorého sa pomocou laserového lúča prenesie (vyryje či skôr vypáli) motív z fotomasky, teda akéhosi plániku obvodov. Pri zložitých čipoch sa celý proces opakuje s rôznymi materiálmi aj niekoľko desiatok ráz, čím sa vybudujú jednotlivé tranzistory.
Schopnosť strojov vypáliť detailné prvky však nie je ani zďaleka jediným faktorom, ktorý pokrok v zmenšovaní umožňuje. Ak totiž tranzistor skrátka len vyrobíte menší, nemusí vôbec fungovať. Pre príklad si vezmite vašu hrubú zimnú bundu, ktorá zaberá kus miesta vo vašej skrini. Ak jej vypchávky zúžite na polovicu, miesto ušetríte, ale problém pocítite v momente, keď v nej v mraze vyjdete von. Bunda už nebude izolovať tak ako predtým.
Podobne ak pri zmenšení tranzistora dôjde k zmenšeniu jeho elektrických izolačných vrstiev, prestanú plniť svoju úlohu. Aby ste problém vyriešili, musíte nájsť iný materiál pre izolant, ktorý dokáže izolovať pri danej tenkosti tak dobre, ako predchádzajúci materiál pri väčšej hrúbke. Jeho aplikovanie však môže byť omnoho náročnejšie, ako v prípade predchádzajúceho materiálu a musíte tak čeliť novým a dovtedy neznámym problémom. Tranzistory sú zároveň čoraz bližšie k sebe a hrozí to, že sa susediace plávajúce hradlá začnú ovplyvňovať a svoje hodnoty napätia párovať. So zmenšujúcimi sa rozmermi jednotlivých častí sa takisto napríklad zmenšuje aj kontaktná plocha pre elektródy a tranzistor nie je možné dobre ovládať.
Pamäťová bunka je stále tvorená len jedným tranzistorom. Stavy sú reprezentované rozlične veľkým nabitím jeho hradla, pričom rozdiely medzi jeho jednotlivými napätiami sú čoraz menšie
So stále problematickejším zmenšovaním NAND flash tranzistorov výrobcovia začali zdarne preskúmavať inú metódu zvýšenia kapacity, v podobe výroby viacstavových buniek. Pôvodné tranzistory uchovávali len binárnu hodnotu 1 alebo 0, reprezentovanú ich vybitým a nabitým hradlom (v praxi cca 2,5 V verzus 5,5 V). Pri presnejšom meraní a nabíjaní je ale možné, aby tranzistor mohol uchovávať aj viac stavov.
Táto metóda sa označuje ako MLC (multi level cell – viacstavové pamäťové bunky), pri ktorých tranzistor namiesto dvoch možných stavov (0, 1) drží až štyri rôzne stavy (11, 01, 10, 00), vytvorené napätím približne 2, 3,7, 4,5 a 5 voltov. Výhoda je zrejmá. Jeden tranzistor môže zastúpiť prácu dvoch, čo nahradilo zmenšenie a osadenie dvojnásobného počtu. Nevýhoda je, že práca čipu je pomalšia a náchylnejšia na chybu, pretože je potrebné citlivejšie meranie prahového napätia tranzistora. Z tohto dôvodu sa MLC bunky najprv používali len na pomalších flash úložiskách, v podobe USB kľúčov a pamäťových kariet. Postupom času sa ale čítanie a stabilita MLC buniek zlepšovala a v čase, keď boom SSD pred niekoľkými rokmi začal, väčšina ich už používala.
Daný postup sa začal ťahať ešte ďalej a výrobcovia začali používať aj trojúrovňové riešenie (označované aj ako TLC), ktoré je v súčasnosti štandardom a štvorúrovňové riešenie (QLC), ktorého výraznejší nástup môžeme čakať v priebehu tohto roku. Marketingové označenia TLC (Triple-Level Cell) a QLC (Quad-Level Cell) sú trochu mätúce, pretože v skutočnosti je znásobovanie binárne a „trojúrovňové bunky“ teda majú 8 možných úrovní/stavov a „štvorúrovňové“ až 16 stavov.
Presnejšie je teda označenie 3-bitové MLC a 4-bitové MLC, ktoré niektorí výrobcovia používajú, ale v bežnej reči sa príliš nepresadilo. Označenie MLC tak zostalo len pre bunky držiace štyri stavy a pre tie klasické dvojstavové (0, 1) sa spätne začalo používať označenie SLC (Single-Level Cell).
NAND flash čipy od SK Hynix osadené na jednotlivých produktoch /foto: SK Hynix/
Nedá sa ale očakávať, že by sa týmto spôsobom dalo vo vývoji úspešne pokračovať. Prechod od jedného držaného bitu k dvom bol veľmi lákavý, pretože došlo k zdvojnásobeniu kapacity, a teda náležitej redukcii ceny o polovicu. Na čip, ktorý obsahoval 64 miliárd buniek bolo možné náhle uložiť 128 miliárd bitov. Lenže prechod z dvojbitových MLC buniek na trojbitové TLC už prináša len tretinovú úsporu (zvýšenie na 192 miliárd bitov), zatiaľ čo prechod z trojbitových na štvorbitové QLC logicky už len štvrtinovú (zvýšenie na 256 miliárd bitov).
Potenciálny päťbitový tranzistor, ktorému môžeme dať provizórny názov FLC (pretože pôvodná schéma vyžaduje v angličtine znova použiť Q z dôvodu Quin-Level Cell), by teda priniesla už len pätinové zvýšenie oproti svojmu predchodcovi. Kým výhody sa každým krokom zmenšujú, nevýhody naopak narastajú. S každým krokom totiž musíme merať dvojnásobok stavov toho predošlého kroku, čo znamená, že potenciálne 5-bitové FLC by už museli ukladať a merať 32 rôznych napäťových stavov. Hranice medzi nimi by už boli skutočne miniatúrne a ísť ešte ďalej a merať ich 64 kvôli šestinovému navýšeniu kapacity by už bolo zrejme bláznovstvo.
Pokrokom vo vývoji viacstavových buniek si pritom výrobcovia vykopali vlastnú jamu, do ktorej spadli pri vývoji nižších výrobných procesov. Počet elektrónov, uložených v stále menšom plávajúcom hradle, totiž klesá a akonáhle je ich len hŕstka, aj jemná štatistická fluktuácia má za následok to, že dáta sa zmenia. Ak chce teda výrobca tranzistory ešte zmenšiť, musí napríklad štvorúrovňové či dokonca aj trojúrovňové ukladanie oželieť, čím sa ale výhoda nižšieho procesu anuluje. Aký by bol totiž zmysel vyvíjať za mnoho miliárd dolárov menší výrobný proces, ktorý by počet tranzistorov zdvojnásobil, keby už dokázali držať len polovicu dát a vo výsledku by tak nepriniesol žiadny osoh?
Fantastický pohľad na vertikálne NAND formou 3D modelu /ZEISS/
Z tohto dôvodu ešte pred pár rokmi hrozil seriózny koniec pokroku a vývoja NAND flash. Výrobcovia však urobili famózny a nesmierne komplikovaný krok, pri ktorom začali byť schopní litograficky vyrábať komplexné vertikálne konštrukcie. A preteky pokračujú.
ČO JE TO 3D NAND A AKO SA VLASTNE VYRÁBA?
V posledných štyroch rokoch pokrok vo vývoji NAND flash prebieha formou zvyšovania počtu vertikálnych štruktúr, ktorým sme nahradili pokrok so zmenšovaním výrobného procesu. Ide o mimoriadne náročnú úlohu, ktorá si vyžiadala mnoho geniálnych riešení. V základe ide o to, že tranzistory sa nevyrábajú vodorovne na plocho, ale zvislo vo forme vedľa seba umiestnených stĺpcov. Na tomto schematickom znázornení môžete vidieť, že si nestoja „na hlavách“, ale v skutočnosti sú akoby postavené len ich pôvodné ploché štruktúry.
Ide o technológiu, všeobecne označovanú ako 3D NAND, čo je trochu nešťastné. Vyvoláva to dojem, že tranzistory zmenili tvar z nejakej placky na kocku, čo nemá s realitou nič spoločné. Samotné tranzistory nie sú o nič viac 3D, než tranzistory predchádzajúcej technológie. Omnoho vhodnejšie je pomenovanie vertikálne NAND, ktoré používa Samsung (V-NAND), pretože rozdielom oproti predošlej technológii je práve zvislá konštrukcia ich reťazca. A tá je veru poriadne cenná. Ak pôvodne plochý zástup napríklad 16 tranzistorov postavíme zvislo, tak aby na waferi zaberal vlastne toľko horizontálneho miesta, ako predtým jediný tranzistor, dosiahneme objemový pokrok, ktorý sa rovná skoku z 19 nm na 5 nm výrobný proces.
Vertikálne NAND flash v štyroch samostatných vývojárskych riešeniach. Ide o vrcholový vývoj, ktorý si dvaja samotári (Samsung, SK Hynix) a dva kooperujúce páry (Intel/Micron a Toshiba/SanDisk) strážia.
V rokoch 2015 a 2016 sa nám pri tom podarilo stavať na seba 32- až 48-tranzistorovú radu (na grafe môžete vidieť, kedy tieto metódy jednotlivé firmy začali zvládať), čím sme na 19 nm dosiahli hustoty, ktoré by na plocho zvládol až 3 či 2 nm výrobný proces. Výrobcovia pritom 19 nm výrobný proces budú používať dlhodobo aj naďalej, pretože ide o stabilnú veľkosť pre tranzistory v TLC a QLC podobách. Hon na malosť skrátka nahradil hon na výšku.
V tejto súvislosti je vhodné upozorniť na častú zlú predstavu laickej verejnosti. Pri vertikálnych štruktúrach nejde o to, aby sme z kremíkového wafera rozrezali sto plochých štruktúr a následne ich navrstvili na seba ako hamburger. Účelom nie je ušetrenie fyzickej plochy v reálnom svete. Čipy sú malé a nie je problém ich na seba naukladať do jedného čipového puzdra (čo sa robí v smartfónoch) a umiestniť ich napríklad do SSD disku toľko, aby mal napríklad kapacitu 100 TB. To je „nanič“. To cenu len násobí. To čo naozaj chceme, je ušetriť výrobný čas a priestor na ploche wafera, aby pri násobení kapacity cena zostala rovnaká.
Ideou teda je, vytvárať na plochom waferi vertikálne štruktúry, v podobnom čase a cene, ako sme kedysi robili tie ploché. Nejde teda o stavbu tranzistorového mrakodrapu, ktorému postupne staviame poschodia od najspodnejšieho až po najvrchnejšie. Ide o „čarovný mrakodrap“, ktorému v rámci polovodičovej výroby vertikálnych štruktúr vyrábame všetky jeho poschodia naraz. Tento proces sa nikde inde v polovodičovom priemysle nepoužíva a je celkom unikátny. Keďže v základe sa litografia v mnohých ohľadoch podobá na laserové vyrazenie pečiatky do vosku či plastelíny (čím dostávame špecifické tvary, na ktoré môžeme nabaľovať tenké vrstvy materiálu alebo ich následne odleptávať), stavba rozsiahlych vertikálnych štruktúr je veľmi náročná.
V rámci 3D NAND v základe začíname nanášaním chemických vrstiev na kremíkový wafer (pre vizualizáciu sledujte obrázok pozostávajúci z jednotlivých krokov), pričom v prípade procesu Samsungu sa striedajú vrstvy nitridu kremičitého a oxidu kremičitého (krok A). Počet týchto vrstiev určí počet budúcich tranzistorov v stĺpci. Po dokončení všetkých vrstiev sa do materiálu vypália šachty (krok B), ktorých steny sa obalia polykryštalickým kremíkom (krok C).
Táto kremíková vrstva sa stane nosičom budúceho vertikálneho bloku tranzistorov, takže sa pre jej spevnenie zaleje zvyšok šachty oxidom kremičitým (krok D). Následne sa po stranách nosnej konštrukcie vypália ďalšie šachty (krok E), ktoré budú slúžiť na úpravu vrstiev a neskôr ako oddeľovač jednotlivých blokov, respektíve stĺpcov z tranzistorov. Pre ilustráciu ich nazvime obslužné šachty.
Cez obslužné šachty sa do wafera nanesie čistiaca chemikália, ktorá vyleptá vrstvy nitridu kremičitého (krok F). Výsledkom sú zuby z oxidu kremičitého (modrá farba), ktoré držia bokom prilepené na zvislom nosníku z polykryštalického kremíka (červená farba). Po bokoch obrázku je vidieť konce zubov, ktoré držia na nezobrazených susedných nosníkoch rovnakého tvaru.
Obslužná šachta je ďalej použitá na zarovnanie celej konštrukcie z oxidu kremičitého (krok G), ktorý bude slúžiť ako dielektrikum pri procese tunelovania elektrónov. Tým je hotový spodok tranzistorov. V nasledujúcom kroku by bolo logické vytvoriť plávajúce hradlo, ktoré slúži na uloženie elektrónov, a teda aj dátovej hodnoty.
V prípade zvislých NAND je často hradlo nahradené alternatívnym prvkom, označovaným ako nábojová pasca (charge trap). Tá je vytvorená z tenkej vrstvy nitridu kremičitého (krok H), ktorý je následne pokrytý materiálom s veľmi vysokou dielektrickou konštantou (krok I). Tieto materiály sa označujú všeobecným prívlastkom high-k (high-k dielektrikum), pričom v tomto prípade ide o oxid hlinitý. Toto dielektrikum slúži ako oddeľovač medzi nábojovou pascou a riadiacim hradlom na vrchu tranzistora. Riadiace hradlo sa vytvorí v nasledujúcom kroku J z nitridu tantalu.
Šachta sa následne leptaním vyčistí od prebytočného materiálu tantalu a dielektrika (krok K), čím sa dokončí stĺpec NAND flash zložený zo zvislých tranzistorov. Každý z nich je pritom tvorený riadiacim hradlom (šedá farba), izolátorom (zelená), nábojovou pascou (žltá), spodným oxidom kremíka na odovzdávanie elektrónov (modrá) a nosným kryštalickým kremíkom (červená).
Ešte v rokoch 2015 existovala oprávnená obava, koľko vrstiev NAND budeme môcť vlastne takto maximálne vyrábať a či nie sme už na limite. Šachta pre vtedajších 32 tranzistorov mala totiž už pomer 50 : 1 (pomer hĺbky k jej šírke), pričom pri pomeroch 60 : 1 už začala chybovosť výroby masívne narastať. Výrobcovia si pri tom neboli istí, či je pomer šachty 100 : 1 vôbec dosiahnuteľný, čo bolo potrebné pre stĺpec 64 tranzistorov. Našťastie, pokrok pokračuje a výrobcovia chrlia jeden vynaliezavý potup za druhým.
VOJNA VERTIKÁLNYCH NAND FLASH JE V PLNOM PRÚDE
Pretek vertikálnych NAND dnes beží vysokým tempom. Tretiu generáciu v podobe prototypov so 64 vrstvami začali výrobcovia ukazovať po prvý raz na začiatku roku 2017 na medzinárodnej polovodičovej konferencii pamätí (ISSCC). Na grafe môžete vidieť, že fabriky začali tieto produkty sériovo vyrábať v lete roku 2017, pričom ako prvé začalo duo Intel/Micron, nasledované prakticky v tom istom čase duom Toshiba/SanDisk (prvý produkt na trhu tohto typu bol Intel SSD 545s).
Zhruba o mesiac neskôr začali tieto produkty chrliť takisto fabriky Samsungu a počas celého roku 2018 sme sa tak mohli tešiť narastajúcej kapacite a klesajúcim cenám, ktoré 64-vrstvové vertikálne NAND priniesli do interných pamätí smartfónov či SSD diskov a ďalších produktov. Najneskôr prišiel s treťou generáciou vertikálnych NAND SK Hynix, ktorý ich začal produkovať až na sklonku roku 2017, avšak ten na rozdiel od konkurencie nepredstavil 64-vrstvové riešenie, ale 72-vrstvové.
Roadmapa vývojárov NAND flash a ich produktov
Je pritom dôležité upozorniť, že štruktúry a proces výroby jednotlivých výrobcov sa vzájomne v mnohom líšia. Ide o vrcholový vývoj, ktorí si dvaja samotári (Samsung, SK Hynix) a dva kooperujúce páry (Intel/Micron a Toshiba/SanDisk) strážia. Súčasné 64/72-vrstvové čipy NAND flash, ktoré behom roku 2018 kraľovali trhu permanentných polovodičových úložísk, sú už mimoriadne komplexná záležitosť. Vytvoriť takéto konštrukcie nie je ľahká úloha, pričom na obrázkoch môžete vidieť, že „64-poschodový“ mrakodrap je vytváraný v pároch, kde okrem 64 vrstiev tranzistorov je nutné vytvoriť aj niekoľko ďalších prvkov a vrstiev na ich ovládanie.
Jeden z rozdielov, ktorým sa výrobcovia líšia je napríklad to, v koľkých krokoch sa konštrukcia „mrakodrapu“ z tranzistorov vyrába. Ako sme už popísali, na waferi sa vyrába odvrchu, teda vypaľovaním šachiet do špeciálne nanesených vrstiev na kremíkovom waferi. V súčasnosti je pomer šachiet 60 : 1, teda hĺbka šachty je 60-krát väčšia, ako jej priemer, pričom ako môžete vidieť na grafickom znázornení výroby, následne sa cez ne nanášajú rôznorodé materiály, ktoré po odleptaní vytvoria jednotlivé tranzistory. Všetko je to veľmi komplexný a na chybu náročný proces a niektorí výrobcovia si ho začali rozdeľovať na dva ľahšie kroky.
Označuje sa to ako tzv. stohovanie zväzkov (string stacking), čo je v základe výroba celej mrakodrapovej konštrukcie v dvoch veľkých oddelených krokoch. Na wafer sa nanesie polovica potrebných vrstiev a vypáli sa do nich spodná polovica budúceho tranzistorového mrakodrapu. Následne sa na wafer nanesie druhá polovica vrstiev, do ktorých sa s veľkou presnosťou vypália šachty tak, aby, nadväzovali na tie spodné. Pri 64-vrstvových NAND, s ktorými sme sa stretávali v roku 2018, k takémuto postupu pristúpili duá Intel/Micron a Toshiba/Sandisk (WD) a takisto aj SK Hynix. Samsung naopak 64-vrstvové štruktúry dokázal produkovať v jednom „vrte“, kde rovno vytváral šachtu pre všetkých 64 vrstiev naraz, čo šetrí čas aj peniaze.
Rez súčasným 64-vrstvovým NAND flash čipom firiem Micron a Intel. V strede si všimnite miesto, kde bola konštrukcia „mrakodrapu“ pri výrobe nadviazaná
To, pravdaže, nie sú jediné rozdiely. V tretej generácii používali Samsung aj duo Toshiba/Sandisk tranzistory s nábojovou pascou. Naopak SK Hynix a duo Intel/Micron zostalo ešte verné „starším“ tranzistorom s plávajúcim hradlom. Odlišné sú takisto aj dátové hustoty čipov, pretože jednotliví výrobcovia používajú rôzne veľkosti prvkov a takisto ich rôzne usporiadanie. Z hľadiska dátovej hustoty na plochu má napríklad 72-vrstvové NAND od SK Hynix lepšie parametre (3,55 Gbit/mm2), ako 64-vrstvové NAND Samsungu a dua Toshiba/SanDisk (približne 3,4 Gbitu/mm2), čo vyplýva z ich výšky, avšak z hľadiska efektivity celkovej plochy čipu je na tom SK Hynix o niečo horšie (57 %, oproti 64 % efektivite Samsungu a 67 % efektivite Toshiby/SanDisku).
Z tohto pohľadu je na tom najlepšie duo Micron/Intel (90 % horizontálna efektivita, a hustota 4,4 Gbit/ mm2), pričom za to nemôže efektivita vertikálnej tranzistorovej štruktúry ako takej, ale obslužných CMOS, ktoré tieto firmy umiestnili priamo pod mrakodrap z tranzistorov, zatiaľ čo ostatné firmy po boku čipu. Z tohto dôvodu má tak tento čip menšiu vertikálnu efektivitu (84 %), zatiaľ čo Samsung ju má najvyššiu zo všetkých (90 %). Môže za to pravdaže to, že ako jediný zvládne robiť vertikálnu štruktúru veží v jednom kroku, namiesto v dvoch.
Súboj ale nekončí a aktuálne sa presúva do štvrtého kola. Štvrtá generácia 96 vrstvových NAND flash, s ktorou sa budeme vo veľkom stretávať v produktoch v roku 2019, začala behom jesene vchádzať do sériovej výroby. Ako prvé spustilo výrobu duo Toshiba/Sandisk (WD), nasledované prakticky v rovnakej dobe Samsungom. Zákazníkom (rozumej výrobcom SSD, smartfónov a podobne) ponúkajú 166 GB čipy, vďaka prechodu na 4-bitové QLC tranzistory.
Duo Micron a Intel rozbehlo sériovú výrobu 96 vrstvových NAND flash na samom sklonku roku 2018 a na počiatku roku 2019 sa k nim so sériovou výrobou pridal aj SK Hynix (produkovať ich začala novopostavená fabrika M15, v meste Čchongdžu). Vo všetkých prípadoch ide samozrejme úvodnú produkciu, ktorá sa bude počas roku 2019 postupne rozširovať (napríklad Toshiba očakáva, že jej fabrika Fab 7, v meste Kitakami, začne produkovať 96-vrstvové štruktúry v druhej polovicu roku 2019).
Samsung pri 4 generácii vertikálnych NAND stále zvládol stavbu mrakodrapu bez nadviazania
Podobne ako pri predošlej generácii, väčšina výrobcov vyrába vysoké mrakodrapové štruktúry tranzistorov formou dvojkrokového stohovania zväzkov. S napätím sme očakávali, či to tentoraz bude musieť byť už aj u Samsungu, avšak v októbri sa ukázalo, že tento polovodičový gigant a najväčší výrobca NAND na svete ani tentoraz necúvol. I keď svoj proces označuje len ako 9X, teda 90 a niečo a konkrétny počet vrstiev neuvádza, vieme, že dokázal vytvoriť výrobný proces skladajúci sa z výroby šachty v jednom kroku a nemusel sa tak zatiaľ uchyľovať k rozdeleniu na dva kroky, ktoré zdražuje proces výroby o zhruba 15 %. Situácia tak zostala pri starom.
Zmeny nastali však inde. Po Samsungu a dvojici Toshiba/Sandisk začal používať tranzistory s nábojovou pascou už aj SK Hynix. Tranzistory s plávajúcim hradlom tak v štvrtej generácii vertikálnych NAND flash používa už len Micron/Intel. SK Hynix pritom proces upravil tak, že obslužné CMOS je pod konštrukciou tranzistorov, čo urobil v predošlej generácii práve Micron. SK Hynix tento krok marketingovo označil nezmyslene ako 4D NAND, čo ale pravdaže so štvorrozmerným priestorom nemá nič spoločné. Táto konštrukcia sa zrozumiteľnejšie označuje CuA, čo je skratkou CMOS pod šíkom/útvarom (CMOS under Array).
PROBLÉM VÝROBY PRI 128 A 256 VRSTVÁCH PRE BUDÚCE ROKY
Ako vývoj 96-vrstvových štruktúr dospel do zdarného konca a momentálne nabieha do veľkoprodukčnej fázy, začína sa zároveň aj nasledujúci pretek o 128-vrstvové riešenia piatej generácie. Niektoré analýzy predpokladajú, že prvé prototypy by sme mohli vidieť už v priebehu tohto leta.
Samsung vo svojej roadmape počíta s nástupom sériovej výroby 128-vrstvových štruktúr veľmi rýchlo, a to už niekedy na jeseň. S príchodom zimy očakáva zahájenie výroby takisto aj duo Toshiba/Sandisk (WD). Micron a Intel sú zatiaľ konzervatívnejší a v roadmape so 128 vrstvami počítajú na začiatok roku 2020 a SK Hynix dokonca ešte o niečo neskôr, čo môžete vidieť na zopakovanom grafe.
Roadmapa vývojárov NAND flash a ich produktov
Je neisté, či sa Samsungu podarí zachovať proces výroby šachty v jednom kroku. Pri postupnom vytváraní tenučkých vrstvičiek nitridu kremičitého a oxidu kremičitého (chemickou depozíciou z plynu), je proces s nárastom vrstiev čoraz náročnejší na chybu. Vrstvy sa môžu ohýbať smerom dohora alebo dole (ako je vidieť na obrázku), čo je následne katastrofou pri vytváraní zarovnaných tranzistorov, ktoré z týchto vrstiev vzniknú. Narastá napätie a vznikajú zlomy, a teda aj chybovosť výroby.
Navyše, to že sa veľký počet vrstiev podarí presne vytvoriť ešte neznamená, že do nich dokážeme vypáliť bombardovaním iónmi aj perfektnú zvislú šachtu, ktorá je stokrát taká hlboká ako široká. Často dochádza k vzniku nepresností, ako malých jaskyniek, čo môžete takisto vidieť na grafickom znázornení. Ďalšími možnými chybami je vychyľovanie šachty zo zvislej podoby, alebo jej nedopálenie až do konca.
Okrem toho, čím hlbšiu šachtu potrebujeme, tým jej vypálenie iónmi trvá dlhšie. Počet Iónov ktoré dopadnú na dno sa s hĺbkou znižuje, čo môže viesť k neželaným rozdielom v šírke šachty v hornej a dolnej časti. Je obdivuhodné, že sa Samsungu podarilo proces úspešne vyvinúť aj pri 96-vrstvových štruktúrach, avšak pri 128 to bude ešte náročnejšie. Pamätajte pri tom na to, že na bežnom zhruba centimetrovom čipe je týchto šachiet niekoľko miliónov.
Samsung by mohol atakovať problém tzv. kriogenickým vypaľovaním. Pri ňom sa materiál waferu pri procese bombardovania povrchu výrazne ochladzuje, čo zabraňuje mnohým neželaným reakciám a vzniku chýb. Problémom je, že kryogenické vypaľovanie si vyžaduje prítomnosť ochladzovacích plynov, obvykle tekutého dusíku, čo si vyžaduje veľkú úpravu výrobných liniek. To všetko stojí peniaze. Aj keď s kryogenickým vypaľovaním waferov sme začali experimentovať už v 80. rokoch minulého storočia, z dôvodu problémov a ceny sa nikdy vo veľkovýrobe nepoužívalo a svoje miesto hralo len vo vývoji a v experimentálnych laboratóriách. Pokrok v rámci viac ako 100 vrstvových NAND ho však môže uviesť do praxe.
Možné chyby pri výrobe čoraz vyšších vertikálnych štruktúr /Lam Research Corp./
Nemusí sa tak ale stať. Keďže proces výroby šachty je v jednom kroku čoraz časovo dlhší a aj finančne náročnejší, Samsung možno už pri 128-vrstvových NAND bude musieť chtiac-nechtiac prejsť na stohovanie zväzkov (string stacking). Ten dnes používajú ostatní výrobcovia, ktorí nové 96-vrstvové štruktúry tvoria formou dobre zvládnutého dvojitého nanášania a vypaľovania 48 vrstiev. Lenže pri nadchádzajúcich 128 vrstvách by to znamenalo, že by museli použiť už dva 64-vrstvové kroky, pričom na dnešnom trhu 64-vrstvových štruktúr NAND flash je len Samsung, ktorý ich naozaj v jednom kroku vyrába (ostatní použili dva 32-vrstvové kroky).
Obzory vrcholového výskumu sa dnes pravdaže pozerajú aj za horizont. Vo všetkých hlavných firmách prebiehajú prvé analýzy a pokusy v súvislosti s realizovateľnosťou 192-vrstvových štruktúr (optimisticky vyrobiteľné niekedy v roku 2020/2021) a napokon aj 256-vrstvových štruktúr (teoreticky v roku 2022/2023). Pri nich sa počíta, že stohovanie zväzkov (string stacking) bude už nevyhnutnosťou pre všetkých výrobcov, pričom pri 192-vrstvových štruktúrach sa zvažujú 2 až 4 zväzky a pri 256-vrstvových 4 až 8 zväzkov.
Realizácia zvislej konštrukcie v štyroch či ôsmich krokoch však neprináša len negatívum v podobe zvyšovania komplexnosti, počtu krokov a teda aj ceny. Aj tu sa dostávame k technickej komplikácii toho, že kroky musia byť perfektne zarovnané, aby sa šachty (teda jednotlivé mrakodrapy tranzistorov) prepojili a na seba naviazali. Miniatúrny nanometrový posun ktorýmkoľvek smerom všetko pokazí. Kým v prípade vytvárania párového zväzku sme dnes úspešní, zväzovať takto štyri či osem častí je omnoho náročnejšie. Stačí jedna chyba a celá šachta je zničená, aj keď predchádzajúce pokusy dopadli dobre.
ČUDESNÝ PROBLÉM ZVÄČŠUJÚCEHO SA SCHODISKA
Nadchádzajúce výzvy a problémy sa však netýkajú len stále hlbších šachiet. Keď sa nám bude dariť tvoriť stále vyššie vertikálne NAND konštrukcie a cez 128 vrstiev sa v nasledujúcich piatich až desiatich rokoch posunieme k 256, 512 či možno aj viac ako 1000 vrstvám, stretneme sa s veľmi zaujímavou dilemou.
Dlhočizné schodisko vertikálneho NAND flash pod mikroskopom. Na jednotlivé schody sú napojené zvislé Word line elektródy, ktorých signál smeruje vodorovne k tranzistorom na jednotlivých poschodiach (hustá sieť vpravo) – KLIKNI PRE PLNÚ VEĽKOSŤ
Ak sa ale pozriete na prierez súčasnými štruktúrami, môžete pekne vidieť, ako na boku „mrakodrapu“ z tranzistorov postupne vystupujú jednotlivé vrstvy a sprístupňujú sa pre napojenie elektródy (vďaka tomu je možné do tranzistorov zapisovať a čítať ich). Aby túto konštrukciu bolo možné vyrobiť, musia vrstvy vytvoriť schodisko, ktoré umožní napojiť elektródu na každú novú vrstvu. Odstup vrstvičiek, a teda plocha schoda, musí byť pri tom dostatočne veľký.
Problémom je, že čím väčší mrakodrap vertikálneho NAND flash firmy postavia (čím hlbšiu šachtu „vyvŕtajú“), tým väčšiu plochu zaberie nevyhnutné prístupové schodisko k jednotlivým vrstvám. Pri dnešných postupoch znamená zdvojnásobenie počtu vrstiev tranzistorov aj vodorovné zdvojnásobenie šírky schodiska. A ako sme už spomínali v úvode, horizontálne miesto na waferi je veľmi cenná komodita, ovplyvňujúca cenu.
Dostávame sa teda k dileme. Vertikálne štruktúry sme začali vyrábať preto, aby sme ušetrili horizontálne miesto. Počet tranzistorov totiž stúpa do výšky, nie do šírky. Keďže je ale vertikálna konštrukcia tranzistorov stále vyššia, zvyšujú sa aj horizontálne nároky na jej obslužné štruktúry. Hrozí teda kolaps celého konceptu, pretože napr. mrakodrap s 200 vrstvami, by mohol kvôli tejto obsluhe zaberať už toľko horizontálneho miesta, ako dva mrakodrapy so 100 vrstvami.
Tým pádom by prechod zo 100 na 200 vrstiev neušetril nič a zvyšovanie počtu vrstiev by už nedávalo viac zmysel. Podobá sa to na koniec pokroku v zmenšovaní výrobného procesu, ktorý kolidoval s pokrokom v tranzistoroch s viacerými stavmi.
Možné riešenie problému zväčšujúceho sa schodiska /Objective Analysis/
Jednou z preskúmavaných možností, ako tento problém riešiť, je sekať schodisko v dvoch rozmeroch. To ako to vyzerá, môžete vidieť na schematickom obrázku vyššie. Všimnite si, ako jeden schod oddeľuje až osem poschodí, pričom tie sa následne sprístupnia štvorstupňovým schodišťom do priečneho smeru z oboch strán. Každý priečny stupienok obsahuje dve vrstvy, pričom v jednom smere sa odhalí tá vrchná a v druhom smere hlbším odleptaním/vypálením tá spodná. Mohlo by tak dôjsť k zmenšeniu nárokov na cenný horizontálny priestor.
Dnes sa však ešte nevie, či budú tieto metódy schodné, pretože cena a komplexnosť výroby rozhodne o všetkom (čo je dané nielen priestorom na waferi, ale aj počtom litografických krokov). Je isté, že rôzne firmy budú skúšať rôzne postupy, čo je v tomto odvetví bežné a úspešnejšie riešenie môže konkurencii narobiť poriadne bolenie hlavy. Takisto je treba počítať s tým, že riešenia, ktoré budú vhodné pre 128- a 192-vrstvové štruktúry, automaticky nemusia byť vhodné pri viac ako 200-vrstvových štruktúrach.
Bude zaujímavé sledovať, ako sa jednotliví výrobcovia so všetkými týmito problémami v nadchádzajúcich rokoch popasujú. Nie je pravdaže nikde zaručené, že sa rýchly progres vo vývoji vertikálnych štruktúr podarí zachovať aj v nasledujúcich rokoch a naozaj sa k 256 či 512 vrstvám dostaneme. Pokojne môže nastať „veľký zásek“, aký v posledných rokoch postihol Intel, ktorý zamrzol v rámci CPU na 14 nm výrobnom procese a ten 10 nm sa mu nedarí dokončiť už niekoľko rokov.
Každopádne, keď pred štyrmi rokmi pretek vertikálnych NAND flash začal, výrobcovia boli veľmi neistí, či sa im vôbec podarí prelomiť hranicu 60 vrstiev. Keďže dnes je trh plný 64-vrstvových NAND a behom tohto roku sa vychrlí aj celý zástup 96-vrstvových, vieme, že to bola planá obava. 128-vrstvové varianty sa pritom takisto zdajú na dobrej ceste. Uvidíme teda, ako to dopadne a na nové vynaliezavé inžinierske riešenia sa opäť tešíme.
